BDTA USP - Resultado da busca

Trabalho de Conclusão de Curso (Graduação)
Interface para processamento de imagens implementada em FPGA (2015)
Petroni, João Donato da Silva; Luppe, Maximiliam (Orientador)
Unidade: EESC E ICMC
Subjects: CIRCUITOS FPGA, PROCESSAMENTO DE IMAGENS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PETRONI, João Donato da Silva. Interface para processamento de imagens implementada em FPGA. 2015. Trabalho de Conclusão de Curso (Graduação) – , Universidade de São Paulo, São Carlos, 2015. Disponível em: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf. Acesso em: 14 maio 2024.
APA
Petroni, J. D. da S. (2015). Interface para processamento de imagens implementada em FPGA (Trabalho de Conclusão de Curso (Graduação). , Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
NLM
Petroni JD da S. Interface para processamento de imagens implementada em FPGA [Internet]. 2015 ;[citado 2024 maio 14 ] Available from: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
Vancouver
Petroni JD da S. Interface para processamento de imagens implementada em FPGA [Internet]. 2015 ;[citado 2024 maio 14 ] Available from: https://bdta.abcd.usp.br/directbitstream/09197903-911d-432a-9490-b9d5936eb12e/Petroni_Joao_Donato_da_Silva_tcc.pdf
Trabalho de Conclusão de Curso (Graduação)
Implementação de um Core Compatível com o MSP430 para FPGA (2012)
Paulino, Juliano Alberto; Luppe, Maximiliam (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, HARDWARE, SISTEMAS EMBUTIDOS
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
PAULINO, Juliano Alberto. Implementação de um Core Compatível com o MSP430 para FPGA. 2012. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2012. Disponível em: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf. Acesso em: 14 maio 2024.
APA
Paulino, J. A. (2012). Implementação de um Core Compatível com o MSP430 para FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
NLM
Paulino JA. Implementação de um Core Compatível com o MSP430 para FPGA [Internet]. 2012 ;[citado 2024 maio 14 ] Available from: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
Vancouver
Paulino JA. Implementação de um Core Compatível com o MSP430 para FPGA [Internet]. 2012 ;[citado 2024 maio 14 ] Available from: https://bdta.abcd.usp.br/directbitstream/17574672-2f2c-48a2-b384-292416c6db95/Paulino_Juliano_Alberto.pdf
Trabalho de Conclusão de Curso (Graduação)
Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA (2011)
Silva, Gabriel Santos da; Luppe, Maximiliam (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, COMPUTAÇÃO RECONFIGURÁVEL
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
SILVA, Gabriel Santos da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA. 2011. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2011. Disponível em: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf. Acesso em: 14 maio 2024.
APA
Silva, G. S. da. (2011). Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
NLM
Silva GS da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA [Internet]. 2011 ;[citado 2024 maio 14 ] Available from: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
Vancouver
Silva GS da. Analisador lógico para análise On-Chip de sistemas digitais implementados em FPGA [Internet]. 2011 ;[citado 2024 maio 14 ] Available from: https://bdta.abcd.usp.br/directbitstream/2beb5ed0-ac70-43f8-8792-e8ad541e247f/Silva_Gabriel_Santos_da.pdf
Trabalho de Conclusão de Curso (Graduação)
Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA (2010)
Barcellos, William; Luppe, Maximiliam (Orientador)
Unidade: EESC
Subjects: CIRCUITOS FPGA, MICROPROCESSADORES
A citação é gerada automaticamente e pode não estar totalmente de acordo com as normas
ABNT
BARCELLOS, William. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA. 2010. Trabalho de Conclusão de Curso (Graduação) – Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos, 2010. Disponível em: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf. Acesso em: 14 maio 2024.
APA
Barcellos, W. (2010). Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA (Trabalho de Conclusão de Curso (Graduação). Escola de Engenharia de São Carlos, Universidade de São Paulo, São Carlos. Recuperado de https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf
NLM
Barcellos W. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA [Internet]. 2010 ;[citado 2024 maio 14 ] Available from: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf
Vancouver
Barcellos W. Análise da implementação de núcleos de código aberto de microcontroladores PIC16 em FPGA [Internet]. 2010 ;[citado 2024 maio 14 ] Available from: https://bdta.abcd.usp.br/directbitstream/1e087b0f-ab87-44f2-9900-0f614b5eaf77/Barcellos_William.pdf

USP Schools

BDTA

Filters

Subjects